Appl. No. 10/713,145 Doc. Ref.: **AL11**

⑩日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭64-36336

@Int_Cl_4

識別記号

庁内整理番号 C 7056 FR →公開 昭和64年(1989)2月7日

G 06 F

9/46

3 1 3 3 3 0 C - 7056 - 5B K - 7361 - 5B

審査請求 有 請求項の数 1 (全14頁)

砂発明の名称 計算機システム

②特 願 昭63-122246

愛出 願 昭63(1988)5月20日

優先権主張

砂1987年7月20日93米国(US)90075483

砂発 明 者

ジョン・ステイフェ

アメリカ合衆国ニユーヨーク州リイーンベツク、トロイ・

ン・リツプタイ

ドライブ1番地

⑪出 願 人 インターナショナル・

アメリカ合衆国10504、ニユーヨーク州 アーモンク(番

ビジネス・マシーン 地なし)

The state of the s

ズ・コーポレーション

砂代 理 人 弁理士 頓宮 孝一

外1名

明 細 智

1.発明の名称 計算機システム

2.特許請求の範囲

システムのアーキテクチャにより要求されるア ドレス可能なレジスタの数をnとしたとき、nよ りも大きなm個のハードウエア・レジスタを有す るレジスタ・アレイと、

上記レジスタ・アレイに情報を送り且つ上記レジスタ・アレイから情報を受け収るように接続された、命令を実行する命令実行装置と、

命令及びデータを保持し且つ上記命令実行装置 に命令及びデータを供給する記憶装置と、

上記記憶装置及び上記命令実行装置に接続され、 上記記憶装置から上記命令実行装置への命令の移動を制御する命令制御装置と、

上記レジスタ・アレイに接続され、命令実行時 にアドレス可能レジスタに上記ハートウエア・レ ジスタを割り当て、且つ順序から外れた命令の実 行時には選択されたデドレス可能レジスタに付加 的なハードウェア・レジスタを割り当て、上配服 序から外れた命令の前後のアドレス可能レジスタ の値を保持するようにする論型装置とを有する計 算機システム。

3.発明の詳細な説明

A. 産業上の利用分野

本第明は計算機の中央演算処理接置中のアドレス可能なレジスタの管理に関する。より具体的には、本発明は、順序から外れた命令を処理し且つ分岐命令及び割込み時にレジスタ内容の回復システムに、命令のレジスタ・アレイ用の制御システムに、命令のシステムに関する。そのようなアンスが終了した時にレジスタの新にレジスタは、別用したが、スタ及び浮動小数点レジスタを含み得るがそれには限定されない。本発明の実施例は、固定した数のアドレス可能レジスタの機能に役立つ複数のアドレス可能レジスタの機能に役立つ複数の知知のアレイ・レジスタを有する、「BMシスタ

/.370のアーキテクチャに適合した計算機プロセッサに関して説明する。

B. 従来技術

典型的な計算機システムの設計は、プログラマがその機械のためにプログラムを設計する時に使う汎用レジスタ(GPR)等の固定数のアドレス可能レジスタを設ける事を必要とする。一度システムが利用可能になると、アーキテクチャ的に利用可能なGPRの数を変更する事は、新しい数のGPRを利用するために大幅なプログラムの書き面しを必要とする。

同様に、計算機及び計算機プログラムの設計は、 計算機プログラムの命令が、それらが書かれシス テムに入れられた順序で計算機により実行される という仮定に基いている。命令は、論理的には、 慰答に実行されたように、計算機システムに見え なければならないが、依存関係が他の命令との間 に存在しないと仮定すると、ある命令は物理的に 順に実行される必要はない事が、計算機の性能を

ーパーラップ動作を変更できる制御論選を実現する必要がある。オーパーラップを実施できる多く の異なつた形式が存在し、各々はそれ自身の独得 の制御プログラムの組を有している。

普通の形式のオーバーラップ技術は、いわゆる パイプライン方式である。非常に単純化すると、 パイプライン方式の機械は、命令の処理の異なつ た段階低に別個のハードウェアを設ける。命令が 1つの段階の処理を終えると、それは次の段階に 移り、次の命令が、丁度空になつたその段階に来 る。そのような機械では、たとえ異なつた命令に 関して異なつた処理段階が同時に起きるとしても、 その処理のある特定の段階に関しては命令は順番 **化保持される。そのようなプロセッサにおいては、** 未尤生成されていない結果が他の命令で必要な事 を制御部が検出すると、制御部はその結果が得ら れそれが必要なととろに彼されるまで、パイプラ インの一部を止めなければならない。この制御論 理は時々複雑になりりるが、命令がパイプライン 中に順番に保持されるという事実は、その複雑性

改善するための努力において判明した。さらに、 ある命令が順序通りに実行されず、且つそのよう な命令が分岐命令であり、命令シーケンスを選択 するために分岐で初が行なわれている場合、間迄 つた分岐が予測されたならば関連のレジスクを元 の値に回復する必要が生じ得る。そのような場合、 システムは分岐が起きた地点まで回復される。 順 がはい命令を効率的に実行するには、命令 によつて影響を受けるGPRに関して確定した。 によって影響を受けるGPRに関して確定した。 によって影響を受けるGPRに関して確定した。 によって影響を受けるGPRに関して確定した。 によって影響を受けるGPRに関してが によって影響を受けたGPRに 関して新しい値を臨時に受けなる手段が の必要がある。介在した命令が終了し分岐命令が 解決される時、 臨時性は除去され、新しい値が、 確定値になる。

大型プロセンサは、複数の命令が同時に個々の 実行状態にあるようなオーパーラップ技術を、多 年にわたつて、用いてきた。そのような技術を用 いると、命令間の依存関係を検出し且つ得られた 結果が「1度に1命令」のアーキテクチャ・モデ ルによつて記述されるものになるように通常のオ

を制御できる範囲内に保つ上で、確かな助けにな る。

プロセッサが別個の実行ユニットを含む場合には、より複雑な形のオーパーラップが生じる。より一般的でないが、この技術も公知であり、多年にわたつて使われている。異なつた命令は異なった実行時間を有し、かつ命令間の依存性は可ななので、そのようなプロセッサにおいては、命令が実行され、プログラム中の順序とは異なった順序で結果が生じる事は不可避である。そのようなプロセッサが論理的に正しく動作するには、パイプライン存成よりも複雑な御御機構が必要である。

しかしながら、従来技術の多取実行ユニットは、任意の時点で正確な割りこみが起きるのを許さない。例えば、命令がオーバーフロー状態を生じるとき、これが検出される時までに、プログラム中の後の命令が既に実行されその結果がレジスタ又は主記憶に置かれる事がある。これにより、割り込みをかけ、以前の全ての命令が実行されその後の命令が実行されていないプロセッサの状態を保

存する事が不可能になる。 この例では、オーパーフロー割り込みは、それが起きた時よりも後で実際に認識されるであろう。 他の何様の状況も従来技術において存在しりる。

米国特許第4574349号では、各GPRに付買して付加的なレジスタが設けられ、ポインタ

Bulletin、1986年8月号、991~99 3頁の論文は、条件付き分岐の解決の側に元のG PRの内容を保存し必要ならはシステム状態を回 復するための、1対1に対応した第2のGPRの セットを示している。レジスタの状態を調整し又 はレジスタの元の内容を回復するためにGPRと 伴に条件モード・タグが使われている。

C. 発明が解決しようとする課題 ·

本発明は、計算機のプロセッサに付属するアドレス可能レジスタのためのレジスタ管理システムを提供する。このレジスタ管理システムは、命令のシーケンス外の実行のために設けられ、命令がシーケンスからはずれる場合の割り込み又は間違つた分岐予測から正確に回復するための機構を含んでいる。

والتنصد عووا ليتواد بيويون ستجيد دمانا الوار

値の使用によりレジスタの名前の変更が起きる。 しかし、この特許は、シーケンス外の実行中の間 途つて推測された分岐又は割り込みからの正確な 回復の間盤を解決していない。

IBM Technical Discleaure
Builetin、1981年8月号、1404~1
405頁の論文は、サブルーテンの切り換え時に
記憶袋健を使用する事を避けるために複数のGP
Rセットの間で切り換えを行なうシステムを示している。またIBM Technical Discleaure
Builetin、1982年6月号、86~87頁の論文は、命令実行中にダミー・レジスタを使う
事を示している。実行が終了すると、レジスタとは、結果を受取るために命令によつて名付けられたレジスタとして名前を変更される。実行中、レジスタはトランスペアレントであり、これは付加的な
物型的レジスタを許容する。しかし、これらの文献のいずれもシーケンス外の命令の実行を取り扱っていたい。

IBM Technical Disclosure

D. 課題を解決するための手段

本第明は、固定数のアドレス可能レジスタを有するアーキテクチャのプロセンサを想定している。 典型的なシステムは、例えば、IBMシステム/ 370アーキテクチャと问形であり、下記の実施 例は主としてそのアーキテクチャにおけるGPR を収り扱う。

本発明は、アーキテクチャによるレジスタの数 よりも大きな数のレジスタを有するレジスタ・ア レイ(RA)を提供する。実験に提供されるレジ スタの数は可変であり、例えばアーキテクチャに よるレジスタ数の2倍である。

計算機プログラムの命令はアーキテクチヤ中のアドレス可能レジスタの使用を受求するので、RA中のレジスタは、システム/370のGPRのようなアドレス可能レジスタの機能を契行するように割り当てられる。また命令は命令缺別子(IID)数も受け取る。IIDの領回的回転を使用してもよい。またRA中の各レジスタ毎に記入項目を有するアレイ制御リスト(ACL)が設けら

れる。ACL中の各位値は、関連するレジスタに 関するいくつかのステータス・フィールド、例え はレジスタの利用可能性状態を含むフィールド、 レジスタに与えられたIID及びレジスタに与え られたGPRの名前等を有している。 システム・ アーキテクチャのために、RA中のレジスタがG PRとして一度割り当てられると、それはプログ ラムにとつて、向じGPR番号を有する恒久的な 物理的レジスタと同じように見える。

またレジスタ管理システムは、RAに関連し各 GPR毎に1つの位置を有する、デコード・レジ スタ割り当てリスト(DRAL)及び1つ以上の パツクアップ・レジスタ割り当てリスト(BRA L)を含んでいる。 DRAL中の各位健は、関連 するGPRに割り当てられたRAの位置の皆号を 含んでいる。各命令がデコードされる時、それが より谷照されたGPRに対してどのRA位置が割 り当てられたかが決定される。GPRのための結 果を受け取るために新しい R A 位置が割り当てら

停止する。

ACL及びDRALは、命令が解説され実行さ れる時に協勤して働き、プログラムにより認識さ れる資源であるアーキテクチャ上のGPRに従っ てRAの内容を管理する。新しい命令が解説され る時、それが参照するレジスタは、とのRA位置 がそれに割り当てられたかを見つけるためにDR A L 中で検索される。その後、 R A 位置 アドレス がGPR名の代りに実行ユニットによつて使用さ れる。RAの割り当てがDRALにおいて判明し た後、ステータスを決定するためにACLがアク セスされ、その情報が実行ユニットに送られる。

命令が終了すると、そのIIDは、RA中のI IDと比較するために実行ユニットによりACL に送られる。同じIIDから結果を受け取つた各 RA位置毎に、終了ステータスを表現するように 制御タグが変更される。

条件付き分岐に出会りと、命令は、予測された 分岐の方向で解説される。腹々に命令を完了する という要求があるので、取つた分岐が解決される

れると、DRALは新しい割り当てに関して継続 的に更新される。

プログラム実行中の正確な地点における DRA Lのステータスを凍結し保存し、必要な時にその 正確な地点までDRALを回復するために、DR A L に対して1つ以上のBRALが存在する。条 件付分岐に出会うと、その地点のDRALがBR ALにコピーされる。もし第2の分岐に出会つた 場合、BRALが存在していれば、その地点のD RALが2番目のBRALにコピーされ、又それ が存在しなければ、それは妨げられる。 3 番目の BRAL、又はそれ以上の数のBRALを、所望 により設けてもよい。各BRALは、システムが 処理を統行している間、特定の固定した時点のシ ステム・ステータスを保存するのに役立つ。設け られるBRALの実際の数は、同時に進行し得る、 参照するGPRがDRAL中で探索され、命令に、 初期のシステム・ステータスの回復を必要とする 可能な状況の坂大数に対するシステム設計者の認 敵に基いて与えられる。もし十分なBRALが与 えられていないと、条件が解決されるまで実行が

> 前にプロセツサは、予測分岐中のどの命令に関し ても完了信号を出さない。必要であれば、分岐予 脚が行なわれた後で新しく割り当てられた各RA 位置に関して、そのような割り当てが無効化され るように各ACL位置中の制御フィールドがセツ トされる。

分岐予測が間違つていた時の分岐回復技術は、 プロセツサの全ての部分が関係する。レジスタ管 **班プロセスに関してそれが意味するものは、分岐** 点に到達した後で命令の解説が停止した場合にG PRがそりであつた状態にGPRのステータスを 回復する必要がある事である。とのプロセスは、 分岐が解説されて以来、GPR制御ステータスに 対して2つの型の更新が行なわれている事を認識 する。1つの型は分岐以前の命令の、完了に向つ ての進行及び実験の完了を反映し、その更新の効 果は保持されなければならない。第2の型の更新 は、分岐後の命令の解説及び実行を反映し、これ の更新は GPRのステータスから除去しなければ ならない。

(割り込みを除いて)DRALは命令が解脱される時にだけ更新され、完了によつては影響されないので、DRALの内容は、分岐に命令が全く解脱されなかつたならば、変化していないであろう。従つて、DRALに関して望ましい事は、分岐命令の解析直接のステータスに、もし2つ以上のBRALがあれば適当なBRALに移立てのBRALがあれば適当なBRALに移立したのとである。条件付き分岐が解散直接のDRALの内容はBRALに移立れる。分岐予測が解決される時、BRALは廃棄されるか又はDRALを回復するために使われる。

割り込み制御は、割り込み地点より先の命令が 完了する事を防止するために散けられる。割り込みは、その原因になつた命令の完了又は抑圧のい ずれを授求する事もできる。先行する命令は、特 定の割り込みによつて許される地点までに完了す る事が許される。この地点で、DRALは、割り 込みなしに進行したエントリを含んでいるので、

E. 実施例

本発明は、汎用レジスタのような特定の複数の アドレス可能レジスタ、例えばロ齟の汎用レジス タ(GPR)というアーキテクチャ上の設計要求 を有する計算級システムのためのレジスタ管理シ ステムに関する。m個のレジスタ(但しmはnよ りも大きい)を有するレジスタ・アレイ(RA) が、n個の汎用レジスタの機能を実現するために 設けられる。説明のための実施例として、16個 のGPRを有する周知のIBMシステム/370 アーキテクチャに従りシステムについて説明する。 本発明によるRAは、アーキテクチャ上のレジス タの機能を実現するために、RA位置の動的な割 り当てを行なう。具体的レジスタ割り当ての機能 が終了すると、RA中の位置が解放され、同じ又 は他のアーキテクチャのGPRとして再割り当て 可能になる。

本発明のレジスタ管理システムは、全体的な計 算機アーキテクチャに依存せず、種々の環境で実 現状に合わない、又は不遜切な状態にある。しかし、ACLは、割り当てられた状態の全てのRA位置に関する正しい情報を含んでいる。ACLの位置は、キャンセルされ、割り込みを超える命令に関して利用可能なステータスに戻される。次にACLは、割り込みから回復するためにDRALに現在のステータス値を与えるために使われる。

施できる。例えば、第1A図及び第1B図に示す
計算機システム10は、キャンシュ・メモリ・システム14の接続された主記憶12を有する。キャンシュ・メモリ・システム14は、多くの許な市式で構成できるが、この例では、各々の許な方式で構成できるが、この例では、各々のなどデータ・キャンシュ18から構成とピートととのカスケード構成においてメモリ・カスケード構成においてメモリ・サイズの利点を両方共提供するために2レール以上のキャンシュ・メモリを設ける事はメモリ設計の分野で公知であり、ここに示されてはいないが、そのよりなメモリ設計も本発明に適合する。

命令は、命令キャッシュ16から命令パツフア ・ユニット20を経由して命令レジスタ・ユニット22へ伝達される。説明のため、命令レジスタ ・ユニット22は2個以上の独立した命令レジス タを有し、2、3又は4がそのような命令レジス タの知ましい数である。

計算機数計の分野において、システムが2以上 の汎用実行ユニットを持つ事は公知である。例え は、汎用ユニットは、実行される機能の型の系列 に沿つて、算術又は論理演算、スカラー又はペク トル、スカラー又は浮動小数点、等と設計し得る。 汎用実行ユニットのどのような構成も汎用レジス タを利用するので、本発明は計算機中の汎用実行 ユニットの数、機能構成及び設計の多くの変型に 適用可能である。

脱明のため、このシステムは汎用実行ユニツト (GPE)1及び2(各々参照哲号24、26) を有するものとする。汎用実行ユニスト24は出 力が記憶パツフア・ユニット28に接続され、と れはさらにデータ・キャッシュ18に出力が接続 される。汎用実行ユニット24は、実際には、単 一の実行ユニットでも又ユニットの組み合せでも よく、この奥施例に示されているように、ユニツ ト24は記憶パツフア28に行く結果を生成する。 その結果は、命令が完了するまでそとで保持され、いり込み制御部36は、割り込みを適切に処理し必 次にメモリに記憶される。汎用実行ユニット26 は、出力が、汎用レジスタ・アレイ(RA)30 に接続される。GPE26は、即座に記憶される

RMS32は、命令の発行から実行まで追跡す るため並びに入力オペランド及び出力オペランド のためのレジスタ割り当てのために、命令レジス メ・ユニツト22並びにGPE24及び26に接 促される。

との実施例の計算機は、命令レジスタ・ユニツ ト22から命令を受け取るよりに接続され、命令 アドレス計算部(I-ACE)52に出力を与え るキュー50を有する。I-ACE52はRA3 ロから直接入力を受け取るようにも接続され、ま た命令キャツシユ16尺挺続された出力を有する。 命令キユー50はステータス情報を与えるために RMS32に接続される。

・との実施例の計算機は命令レジスタ・ユニツト・ 22からの出力を受け取るように接続されたアド レス・キュー60を有する。アドレス・キュー6 Oの出力は、データ・アドレス計算部(D-AC E)に入力として接続される。 DーACE62へ の他の入力はRASOからのものである。D-A CE62はステータス情報を与えるためにRMS

のではなくレジスタで利用可能になる必要のある **結果を生成する命令により動作する。命令レジス** メ・ユニット22から命令を受け収りそれらをG PE24又は26に適当にふりむけるために命令 スタック又はキュー31が設けられる。 複数の種 々の型の実行ユニットを、単一のレジスタ・アレ イ及びレジスタ管理システムと共に用いてもよい。

RASOは、との実施例のアーキテクチャによ り認識される16個のGPRの機能を実施するた めに32個の動的に割り当てられる実レジスタを 有する。

RASOは制御パス34を経由してレジスタ管 **型システム(RMS)32Kより制御され、且つ** それにステータス情報を与える。RMS32は、 栩々の型のステータス情報を受け取り且つ与える ために種々の他のシステムに接続されている。割 ・ 要なステータス情報を保存するために、命令レジ スタ22、RMS32、及びRA30に接続され ている。

32に接続される。

D一ACE62の出力はアドレス収り出しキュ ・ー64尺扱続され、これはさらに第1の出力がデ ータ・キャッシュ18への入力として、及び第2 の出力がアドレス記憶キューも6への入力として 接続されている。アドレス記憶キューは、出力が データ・キャツシユ18に接続され、且つステー タス情報を与えるために RMS 3 2 に接続を有し ている。

との実施例の計算機は、浮動小数点資算ユニッ トフロを有し、これもステータス情報を与えるた めにRMS32に接続されている。RMS32は、 RA30に関係付けられないレジスタ及びユニツ トと共に動作できる事に注意されたい。例えば、 1つのRMSは2以上のレジスタ・アレイと共化 **動作し得る。より具体的には、1つのRMSは、** 间じ又は異なつた型の複数の実行ユニットに接続 された2似のRAを制御し待る。

浮物小数点ユニット(FPU)70への入力は、 浮助小数点命令キュー12及び浮動小数点データ

・レジスタ・ユニット 7 4 によつて与えられる。 浮跡小数点命令キュー 7 2 は I ーR E G 2 2 から 入力を受け収る。浮動小数点データ・レジスタ・ ユニット 7 4 は F P U 7 0 及びデータ・キャッシュ 1 8 から入力を受け取る。浮動小数点ユニット 7 0 の出力は、記憶パッファ・ユニットに接続され、これはさらにデータ・キャッシュ 1 8 に接続 されている。

第2図を参照すると、レジスタ管理システム3 2の詳細な構造が示されている。デコード・レジスタ割り当てリスト(DRAL)100が、ステータス及び制御信号線に接続される。また論理ユニント101がDRALの内容をモニタし制御するためにステータス及び制御信号線に接続されている。DRALは命令が解読され、GPR代入がRA代入に翻訳される時に使われる。DRALは、いくつかの異なつた方式で解成できる。例えば、各DRALに複数コピーを有する2個以上のDRALが存在し、それが各GPR毎に一つの位置を含み、その位置が、そのGPRに與して値を受け

A Lは D R A L と何じ構造を有し、1サイクルでD R A L の全内容がB R A L にコピーできまた逆も可能なよりに接続されている。これらの転送は、論理ユニット101によつて制御されている。それは、例えば、分岐が起きる方向に関する予測が削途つている場合にD R A L の内容を保存するために、条件付分岐に出会り時に使用される。

各DRAL毎に1つだけのBRALが設けられている場合、通常、1つだけの条件付分岐を過ぎて解説を行なり事しか可能でない。しかし、GPRを変更する命令が関に介在する事なく第2の条件付き分岐命令に出会りという特別な場合には、その分岐命令も過ぎて解説する事が可能になる。というのは同じDRAL内容が両方の分岐に関してBRAL中に保存されるからである。

アレイ制御リスト(ACL)110は、ステータス情報を受け取り且つ制御情報を送るためにRA及び計算機システムの残りに接続される。論理ユニット101はACL110の内容を制御し、ACL及びDRALの動作を馴整する。GPRを

収るようにはも放近割当てられたRA位置の数を含んでいる。各命令が解説される時、それが参照するGPRがDRAL中で検索され、どのRA位置がそのGPRに割当てられたかが決定される。また、新しいRA位置が結果を受け収るように割当てられる時、それらの割当てを反映するようにDRALが更新される。このようにして、GPRを使用する各命令が、そのGPRを使も対近に参照した命令に割当てられたRA位置を見出すようにDRALによつて指示される。

パックアップ・レジスタ割当てリスト102、 104、及び106は、動作のある特定の時点で DRAL100の内容全体を受け取るように接続 される。通常、各DRALに対応してシステム中 に少なくとも一つのDRALが存在する。もしシステムが分岐の解決を持機する事が許されるなら は、レジスタ管理システムはBRALなしに動作 しうる。一つ、二つ又は、三つのBRALを使用 すると、それぞれ特徴なしに一つ、二つ又は、三 つの条件付分岐を処理する事が可能になる。BR

サポートする各RA毎に、そのRAに関するステータス情報を記憶するACLレジスタが存在する。アレイの各レジスタ位置低に1つのエントリが存在し、この災施例では、各エントリは第3図及び第4図に示すよりに、CTL、ABC、IID、PRV及びREGの5つのフィールドに分割された14ビットから構成される。CTLはRA位置の全体的ステータスを定義する制御フィールドである。それは下記の値を取り得る。

- 00:利用可能一そのRA位置は使用中ではな く、必要であれば割り当てる事が可能で ある。CTL= 00 0 の時、ABC、 IID、PRV及びREGのフィールド は何の意味も持たない。
- 0 1 : 割り当て済一とのRA位置はREGフィールドにより指定されたGPRに割り当てられている。完了した現在の命令に割り込みが起きると、これはそのGPRに対応するRA位置である。任意の与えられた瞬間には、各GPRに対して1つだ

けのRA位置が割り当てられている。C TL= *01 *の時、ABCフイールド は *000 *であり、IID及びPRV フィールドは意味を持たない。

10:係以中且つ未ロードーとのRA位置は、まだ契行が完了していない命令の結果を受け収るように割り当てのRA位置が、これまで命令は結果をこのRA位置が配口ードしていない。IIDフィールドは、このRA位置が結果を受け取るのである。ABCフィールドは、この命であり、の場合、RECフィールドは、であるのRA位置が結果を受け収るGPRの番号である。GPRの音号である。GPRを変でした。A位置の特合という特殊な場合である。GPRな場合でなり当てが行なり出ていた。

れ、REGフイールドは無関係であり、 PRVフイールドはこのRA位似の符号 を含む。

1 1:係以中且つロード済一とのRA位置は、まだ実行が完了していない命令の結果を受け取るように割り当てられているが、その結果を受け取つている。ARC、IID、PRV及びREGのフィールドは、CTL=*10*の時と同じ意味を有する。但しこの状態では比較命令に関する特殊な場合は起きない。

ールドは、との命令が条件付きで発行されていれば非ゼロであり、さもなければ、就された命令に関係するRA位置を識別するためにしまってある。多くの場合、REGに使われる。との情報はIIDを削べる事によりでイールドは、このRA位置が結果を受け取るGPRの番号であり、PRVフィットでは必ずしも必要ではない。しかし、イエリスを関係である。GPRを変化でするよりも、この少量の情報を配置するために呼ばない、比較命令という特殊な場合では、用のフィールドを設ける方が、より経済的且つ高RA位置にはとにかく割り当てが行なわなで、この実施例ではこのフィールドを

股けた。

3 つまでの条件付き分岐に出会つてもよいよう に 3 つの B R A L が設けられているこの実施例の 場合、ABCフイールドは3ピツトを有し、これ は最初 * 0 0 0 * 化セツトされる。最初の分岐化 出会うと、第1のBRALKDRALの内容がロ ードされ、ABCフイールドは、BRALのロー ド及び未解決の分岐の存在を示すために"100* に変更される。第1の分岐が解決される以前に第 2の分岐に出会うと、第2のBRALにその時点 のDRALの内容がロードされ、ABCフィール ドは"110 "に変更される。 最後に、 雄初の 2 つの分岐が未解決で且つ第3の分岐に出会りと、 第3のBRALが、その時点のDRAL内容を受 け取り、ABCフィールドは「111°になる。 ABCフィールド中の各ピットは、BRALが活 性であり、未解決の分岐に関する特定のDRAL 内容を記憶している事を示すために独立に特定の BRALに関係付けられている。論型ユニツト1 0 1 はとれらの機能を制御する。

もし分岐が好ましい方向で解決されると、割り 当てられたBRAL内容は不必要であり、ABC フィールドの適当なビツトがOKセツトされる。 以前の例をお照すると、分岐は必ずしも生起した 麒に解決される必要はない。もし第1の分岐が起 き(ABC= 1100 1) そして次に第2の分岐 が起き(ABC= *110 *) たとすると、第2 の分岐が故初に解決され、ABCフィールドが単 化!100・化リセツトされてもよい。もし役初 の例のように、3つの分岐が順に起き(ABC= 111。)、そして第2の分岐が地初に解決さ れると、第2のBRALが利用可能になり、AB Cフィールドは 101 1 Kセツトされる。さら に、これは、他の分岐に出会つた場合に1つのB RALが利用可能である事を意味する。ABCフ イールド中のピットは、分岐の発生及び解決に対 応して任意の順序でセツト及びリセツトできる。 例えば、ABCフィールドが『101』であれば、 新しい分岐に出会つてBピットがセットされ、A BCフィールドが(これは分岐の発生した順序を

表していないが)!111!になる事もある。

命令が解放される時、それが参照するGPRは DRAL中で検索され、どのRA位置がそれに割 当てられているかが見出される。これは、使用さ れているGPR及び変更されたGPRの両者を含 む。もし命令がGPRの値を変化させると、新し い値を受け取るようにRA位置が割当てられ、こ れらの新しいRA位置がこれらのGPRに関連付 けられるようにDRALが更新される。次に、R A位置の割当ては、GPRの実際の割当てではな く実行論理ユニットに伝達される。

プロセッサが二つの命令を同時に解説する能力を有していると仮定すると、DRALは、それらの各々に関して、R1、R1+1、X及びBレジスタ(IBMシステム/370の命令形式を参照されたい)を検索する能力を提供する。一般にアーキテクチャを参照すると、命令は、必要なメモリ・アクセスを行なりために、インデックス値及びベース値を求めてGPRを要求する事がある。これは多くの命令に関して適切であるが、適切で

と、それは「係属中且つ未ロード」状態(CTL=・10・)にセットされ、「フィールドは割り当てが行なわれた命令のIIDにセットされ、REGフィールドはGPRの替号にセットされ、PRVフィールドはそのレジスタに以前に割り当てられていたRA位置の替号(DRAL中を検索しより決定される)にセットされる。但したとの場合は、PRVフィールドは、ちようと割り当てられたこのRA位置を割り当てる理由及びこの動作方式の理由は、後述する。

RAに関するとの制御構造は、命令の解説にある条件を課す。

1. DRAL中でレジスタを検索する機能は大多数の命令の要求を満足するが、異なつた要求を有するものが存在する。これらの命令は解説に 2 サイクル以上を要する。システム/3 7 0 のアーキテクチャにおけるそのような命令の部分的なリストは、MVCL、CLCL、AXR、SXR、LM、STM、EDMK及びTRTである。

ない場合、解説に複数サイクルが必要である。システム/370のアーキテクチャにおいて、複数ロード命令は16個までのGPRを参照できる。各GPRがDRAL中で検索された後、そのようにして見つけられたRA位置が、そのRA位置がロードされたか否かを判定するためにACL中で検索され、との情報が命令と共に実行ユニットに送られる。RA位置は、「割り当て済」又は「係以中且つロード済」の状態(CTL="X1")であれば、ロード済と考えられる。

プロセッサは、各サイクル低に少なくとも2つの新しいRA位置を割り当てる能力を提供する。例えば、GPRを、GPRの各群低に別個のRAを有する1つは偶及び1つは奇の2つの群から構成してもよい。との時、各サイクルに、2つのRAに対応するGPRの各群から2つ、4つのGPRを割り当てる事ができる。とれを行なり回路は、ACL中のCTLフィールドを調査し、「利用可能」状態(CTL="00")にある最初のRA位置を選択する。もしRA位置が割り当てられる

2. 1サイクル当り2つ以上のRA位置をレジスタの各組に割り当てる能力はある状況では重要である。複数の個/奇汎用レジスタ対又は2以上の浮跡小数点レジスタを変更できる、370アーキテクチャの命令の部分的なリストは、MVCL、CLCL、AXR、SXR及びLMである。これらの命令は、1サイクルに充分なRA位置が割り当てられなければ、1サイクルで解読できない。個々の命令の問題を越えて、これは、どの命令が同時に解読可能かという事に対して条件を与える。同じ組の中で余りに多くのレジスタを変更する2つの命令は同時に解読する事ができない。

5. DRALが正しく動作するために、解航時にレジスタ位置が検索される時、そのレジスタを変更した敢も最近の先行命令の結果を受け取るように割り当てられたRA位置に関する番号をDRALが含んでいる事が必要である。これは、その命令が直前の先行命令であつてプロセンサが问時に両方の命令を解読しようとしているのでなければ、何の問題もない。この状況を取り扱うために、あ

る命令がレジスタを変更し且つ後戌の命令がその レジスタを参照する時は、必ず、2番目の命令は 最初の命令と何時に解読される事を許されない。

各命令が完了すると、そのIIIDがACLに送られる。この命令からの結果をどのRA位置が受け取つたかを判定するために、論理ユニット101によつてACL中の全てのIIDフィールドに対して比較が行なわれる。次に、このようにして対して比較が行なわれる。次に、このようにしてではなる人で関して、その状態を「係属中且つロード済」から「10"へ変更する)信号が作られる。また、これらのRA位置の各々に関して、どのRA位置が利用可能とされる必要があるかを決定するためにPRVフィールドが調査される。PRVフィールドによって指引」から「利用可能」へ(CTLを"01"から"00"へ)変更する信号が発生する。

これらの機能を実行する全ての論理は並列に動作する。例えば、1 サイクルで、完了した命令に

値を受け取るように選択された全ての新しいRA 位置はABCフィールドが、その分岐に割り当て られたBRALに関するエントリにおいて『1』 にセットされる。後に、分岐の方向が確定した時 に、その分岐後の全ての命令の処理を取り消して 他の方向で命令の処理を開始する必要があるかも しれない。

実際には、どの型の分岐も全て条件付きとして 扱われる。というのは分岐命令のターゲット・ア ドレスを識別するために分岐履歴テーブル(BH T)が共通に使用されるからである。BHT中の ターゲット・アドレスの位置は、少なくとも正し いターゲット・アドレスが決定されるまで、命令 を条件付きにする。BHTが最初にターゲット・ アドレスを識別する時、ターゲット・アドレスが 正しい事は後まで明らかでない。ターゲット・ア ドレスの正しさが解決される時、分岐の条件付き 状類が除かれる。

失敗した分岐からの分岐の回復はプロセッサの 全ての部分が関与する。 レジスタ管理システムに 関する古いレジスタ値を含む全てのRA位配が利用可能状態に変更され、新しい値を含む全てのRA位置が、割り当て済み状態に変更される。命令の正規の完了は、DRALに対して何の影響も持たない。

型論的には、命令自体を調べる事によつて分岐ールドに が起きるか否かを知る事ができない場合、その分りにして 蛟は条件付き分岐と考えられる。このカテゴリーに異する370の分岐命令は、BCTR(R2~0)、BCTR(R2~0)、BCTR(R2~0)、BCTR(R2~0)、BCTR(R2~0)、BCTR(R2~0)、BCTR(R2~0)、BXLE及びBXHである。これらの分岐命令の 1つが解説されると、「受案は、分岐が行なわれると、「受験は、それは解説に進むかると、「できかの判定を行なう。次に、それは解説に追いる。プロセンサが出来ないもの方向に進むか否かを決定する。プロセンサが出来ない地である。というのは、それらは 並列に助 論理的に分岐に続いており、分岐が完了するできないからである。この期間中、レジスタ

関してそれが意味するものは、命令解脱が分岐の 後で停止した場合の状態に G P R の状態を回復す る必要がある事である。分岐命令が旃脱されてか らの中間の時期には、レジスタ制御状態に対して 2 つの型の更新が行なわれる。 1 つの型は、分岐 以前の命令の実行へ向つての進行及び実既の完了 を反映する。 この更新の効果は保存されなければ ならない。第2の型の更新は、分岐後の命令の解 脱及び実行を反映する。 この更新は、 無効又は 無 意味であるとして G P R の状態から取り除かなけ ればならない。

通常、DRALは命令が解説される時にしか更新されず、その完了によつては影響を受けない。 従つて、DRALの内容は、分岐後に命令が解説されなければ変更されない。割込みの状況は異なっており、別に説明する。従つて、DRALに関して望ましい事は、分岐命令の直接の状態にそれを回復する事である。とれはBRALを使用する事によつて達成される。条件付分岐命令が解説される毎に、分岐命令解説直後のDRALの内容が

BRALに移され、同時にABCフィールドの適 当なピットが『1『にセットされる。それは、分 岐に関する予測が正しかつたか又は間違つていた かが決定されるまでそとに保持され、そして原薬 されるか又はDRALに回復される。

間違つた条件付き分岐の後では、ACLを正し い状態に回復する事が必要である。条件付き分岐 が解説された後に行なわれた全てのACLエント りは、ABCフィールトが、その特定の分岐に関 するBRALのために使われる特定のピット位置 において 1 1 にセットされる。これらのエント りは全て、条件付分岐が解説された時に「利用可 能」状態であつたか又は、その後、何らかの初期 の命令の完了によつて「利用可能」状態に僅かれ たRA位置にであつて、条件付分岐後に何らかの 命令により再利用のために取り出されたRA位置 に関するものである。これらのRA位置のどれる。 BCビットはその分岐に関する特定のビット位置 「係属中」状態の1つを越えて進行する事はでき ない。というのは条件付分岐以後の命令はどれも 完了できないからである。条件付分岐以後、全く

無条件分岐命令は、命令処理がどのように進行す べきかについて何の不確定性も生じず、従つてレ ジスタ管理システムはそれに対して何の注意も払 わない。 B A L 及び B A L R はこのカテゴリーに 属するシステム/370の命令であり、且つGP Rを変更する。従つて、それらはレジスタを変更 する他の命令と何様に扱われる。BHTを有する 機械において、とのカテゴリーの命令は存在した いかもしれない。

割り込みは他の状態とは少し途つたふうに取り 扱り必要がある。割り込み条件が検出されるとす ぐに、割り込み制御部36に信号が送られる。と のシステムは、命令完了制御部と通信して、割り 込み地点以後の命令が完了する事を阻止する。初 り込みの地点は、その原因になった命令の直前又 は直後である。とれは割り込みの型が命令の抑圧 を疫求するか又は完了を要求するかに依存する。 割り込み地点に先行する命令は完了する事を許さ れる。その地点において、DRALの内容は、割 り込みの原因になつた命令以後のいくつかの命令

命令が解脱されていなければ、これらのRA位置 の全ては「利用可能」状態にあり、それはぞれら が戻されるべきものである。

特足の分岐に関してABCフイールドが ° 0 ° にセットされたRA位置は、「割り当て済」状態 にあるRA位置の組及び、条件付き分岐に先行す る係属中の命令に関連するそれらを含んでいる。 分岐以後に解説が行なわれなければ、とれらのエ ントリは凹じ状態のままであり、従つてそのまま にされるべきである。従つて、間違つて予測され た条件付分岐の後にACLを正しい状態に回復す る手続きは、分岐に関する特定のピット位置にお いてABC= * 1 * であるような全てのACLエ ントリを「利用可能」状態(CTL= *00 *) **にセントする事である。もし条件付分岐が正しく** 予測された事が判明すれば、ACL中の全てのA が * 0 * にセントされる。

分岐は、解説時にそれが起きる事が視疑により **決定できるならば、娯条件であると考えられる。**

が実行された場合に収られたであろう動作を反映 する。

ACLは、「割り当て済み」状況にある全ての RA位置が、割り当てられたGPRに関する正し い値を含んでいるものであるよりな状態にある。 さらに、ACLは、「係属中」状態の1つにある RA位置の数を有していてもよい。これらは全て 割り込み地点以後の命令に関連しており、次のス テップはこれらの R A 位置の全てが「利用可能」 状想に戻される(もしCTL=『1X』ならばそ れは * 0 0 * にセントされる) 事である。 A C L は正しい状態にセットされ、そしてDRALを対 応する状態にする必要がある。

DRALは、GPRアドレスの各々を経てカウ ンタを歩進する事によつて数サイクルの期間にわ たつてセットされる。各サイクル毎に釘しい値を 経てそれが歩逝する時、その値はACLエントリ の各々と比較される。この機能は論理ユニット 1 O 1 Kよつて達成できる。もしREGフィールド がカウンタ中の値に一致し且^oO R A 位置が「割り 当て好」状態(CTL="U1")であれば、比較一致が検出される。各GPRに対して正確に1つのRA位置が割り当てられなければならないので、この比較プロセスは各サイクル毎に正確に1つのRA位置に対して比較一致を発生しなければならない。これらの比較の結果はRA位置の番号はDRALに送られ、顧々にDRALエントリに審込まれる。このプロセスの傾りに、DRALエントリに審込まれる。このプロセスの傾りに、DRALエントリの各々は、そのエントリが各々対応するGPRに割り当てられたRA位置を指示する。これはDRALに関する正しい状態である。

DRALをその正しい状態に回復するプロセスは、割り込みプロセスに余分の時間を付加しないようにプログラム・ステータス・ワード(PSW)の交換のプロセス中に実行する事ができる。

F. 発明の効果

本発明を用いれば、条件付き分岐や割り込み等の、通常の処理順序から外れた命令の処理を効率的に行なり事ができる。

4.図明の簡単な説明

第1 A 図及び第1 B 図は本発明による計算機システムの実施例の観略図、


第2回は第1A回及び第1B図に示した実施例の中のレジスタ管理システムの図、

第3図は第2図の中のアレイ制御リスト(ACL)の図、

第4図は第3図に示したACLのエントリのナ

イールド構成を示す図である。

出願人 インターナンコナル・ビジネス・マン・ンズ・コーポル・ション 代理人 弁理士 領 宮 孝 (外1名)






FIG.2




FIG.4

CTL ABC IID PRV REG
0 2 5 10 14 18

110	\	\														
REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	REG	l n
PRV	PRV R	PRV	PR S	PRV	PRV	PRV	PRV	PR N	PRV	PRV R	PRV R	PRV	PRV R	PRV	PRV	
0II	IID	OII	011	011	OII	OII	8)) El	OII	011	110	IID	σII	αII	σII	=
ABC	ABC	ABC	ABC	ABC	ABC	ABC	ABC.	ABC	ABC	ABC	ABC	ABC	ABC	ABC	ABC	
CTL	45	כדר	F)	CT.	CIL	F	티	\f	T.	רת	כזו	נור	כזר	כדר	G.	
0															۳	

-234-

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.